Viterbi Decoder
MS1010
MS1010 は、UWB（Ultra Wide Band）に最適なビタビデコーダコアです。弊社独自の縮小技術であるSpinor®により、Register Exchange 型で高復号性能、低レイテンシタイプとして、他に類を見ないほどの小面積を実現しています。また、LSI化して性能確認済です。
貴社要求仕様に基づいた設計変更業務も承ります。
・拘束長： 7
・符号化率： 1/3 （デパンクチャされたシンボルは、ソフトバリューを0 として入力することにより、任意のデパンク
チャに対応可能）
・生成多項式： g
0
=[133]
8
, g
1
=[165]
8
, g
2
=[171]
8
・軟判定ビット数： 5
・テールビット処理
・480Mbps 対応
・復号スループット： ４ビット／クロック
・符号化利得（BER 10
-5
）： 約5.5dB （PLCP ヘッダ復号モード：生き残りパス長60 相当）
約3.8dB （Payload 復号モード：生き残りパス長112 相当）
・レイテンシ： （レイテンシの定義： 最初の入力時から最初の出力時までにカウントされるクロック数）
21 クロック（PLCP ヘッダ復号モード）
34 クロック（Payload 復号モード）
・デコードキャンセル機能あり
・提供形態： Verilog ソースコード （図３のように論理合成確認済み）、テストベンチ、テストベクタ
対象とする畳み込み符号器を図１に示します。
K=7, R=1/3, g
0
=[133]
8
, g
1
=[165]
8
, g
2
=[171]
8
図１ 畳み込み符号器の仕様
図２ ブロック図
回路規模は遅延制限値により図３のように異なります。貴社要求仕様に応じて選択可能です。
● 環境
Synopsys社Design Compiler
Version: A-2007.12-SP2
Library: ARTISAN TSMC 90nm Gen.
● 論理合成条件
１．遅延制限（図３）
２．最大ファンアウト制限値： なし
３．ゼロワイヤーロード
４．動作環境条件： Slow
図３ 回路規模と遅延
注）Gate 数は2 入力NAND 換算の個数
