Fast Fourier Transform
MS1020
MS1020 は、UWB（Ultra Wide Band）等の高速ASIC アプリケーションに最適な128 ポイントのパラレルFFT で、順FFT と逆FFT の切り替えが可能です。弊社独自の圧縮技術であるSpinor®により、他に類を見ないほどの低遅延と小面積を実現しています。また、LSI化して性能確認済です。
貴社要求仕様に基づいた設計変更業務も承ります。
・順FFT と逆FFT の切り替え可能
・FFT フレームの連続処理可能
・入力語長4 ビット、出力語長8 ビット
・演算スループット： 4 ポイント／クロック
・480Mbps 対応
・レイテンシ： （レイテンシの定義： 最初の入力時から最初の出力時までにカウントされるクロック数）
77 クロック（Out-of--Order 出力）、108 クロック（In-Order 出力）
・スケール係数： 1/2
・2 ポート（レジスタファイル）メモリを使用 （本IP コアにはメモリは含まれていない）
- 32 ビット×32 アドレス×1 枚
- 16 ビット×32 アドレス×4 枚
- 16 ビット×8 アドレス×4 枚
- 16 ビット×32 アドレス×4 枚 （In-Order 出力の場合に追加）
・精度： Double 型FFT 演算との誤差による平均SNR は、約29.1dB
（参考： 内部精度7 ビットのFFT では、平均27.2dB）
・提供形態： Verilog ソースコード （図２のように論理合成確認済み）、テストベンチ、テストベクタ
実部と虚部が -７〜＋７の範囲の整数である128 ポイント分の複素データに対し、Double 型でFFTを計算し、結果を1/2 倍して-１２７〜＋１２７の範囲の整数に丸めたものを ｛ｆ
k
∞
｝
k=0,1,・・・,127
とおく。同じ複素データに対する本FFT のC モデルによるFFT 演算結果を ｛ｆ
k
｝
k=0,1,・・・,127
とし、SNR (dB) を次の式によって定義する。
図1 ブロック図
回路規模は遅延制限値により図２のように異なります。貴社要求仕様に応じて選択可能です。
● 環境
Synopsys社Design Compiler
Version: A-2007.12-SP2
Library: ARTISAN TSMC 90nm Gen.
● 論理合成条件
１．遅延制限（図２）
２．最大ファンアウト制限値： なし
３．ゼロワイヤーロード
４．動作環境条件： Slow
図2 回路規模と遅延
注）Gate 数は2 入力NAND 換算の個数
