Fast Fourier Transform
MS1030
MS1030 は、IEEE802.11n 等の高速ASIC アプリケーションに最適な64 または128 ポイントのパラレルFFT で、順FFT と逆FFT の切り替えが可能です。弊社独自の圧縮技術であるSpinor®により、他に類を見ないほどの低レイテンシと小面積を実現しています。
貴社要求仕様に基づいた設計変更業務も承ります。
・順FFT と逆FFT の切り替え可能
・64 ポイントと128 ポイントの切り替え可能
・出力データ順を任意に指定可能
・FFT フレームの連続処理可能 （詳細については、下記の表１を参照）
・入力語長12 ビット、出力語長12 ビット
・動作周波数： 80MHz
・スループット：１ポイント／クロック
・量子化ビット数： 入出力ともに12 ビット固定小数点のX12Q8 フォーマット
（ただし、絶対値が最大の負の値（100000000000）は使われない。もし、100000000000 が入力された
場合は、100000000001 に変換して処理する。）
・正規化係数は、64 ポイントFFT 時は1/8、128 ポイントFFT 時は128
-1/2
・サンプルレート： 入出力ともに1 クロックあたり１ポイント
・レイテンシ： （レイテンシの定義： 最初の入力時から最初の出力時までにカウントされるクロック数）
135 クロック（128 ポイントFFT 時）、71 クロック（64 ポイントFFT 時）
・提供形態： Verilog ソースコード （図２のように論理合成確認済み）、テストベンチ、テストベクタ
128 ポイントから64 ポイントへの切り替え時以外は連続処理が可能です。
下記に、複数のFFT を処理する場合に要するクロック数（待ちクロック数）を示します。
表１ 複数のFFT を処理する場合に要するクロック数
図1 ブロック図
回路規模は遅延制限値により、図２のように異なります。貴社要求仕様に応じて選択可能です。
レイテンシは、 ７クロック 。 非常に小さくなっております。（ただし、論理限界１２８クロックを除きます）
● 環境
Synopsys社Design Compiler
Version: A-2007.12-SP2
Library: ARTISAN TSMC 90nm Gen.
● 論理合成条件
１．遅延制限（図２）
２．最大ファンアウト制限値： なし
３．ゼロワイヤーロード
４．動作環境条件： Slow
図２ 回路規模と遅延
注１） 図２のゲート数は、2 入力NAND換算の個数を表しています。
