Spinor 技術概要

システムLSIやFPGA開発における、「低消費電力化」、「低コスト化」、「高速化」でお困りではありませんか？

もし、「消費電力削減」、「回路規模削減」、「遅延削減」、「レイテンシ削減」、を同時に実現できたら、すばらしいと思いませんか？

マセマテック（株）は、それらの問題をプロセスに依存しないRTLレベルで同時に解決させます。
既知の論理回路設計手法では決して成し得ない、究極の論理回路を設計する技術。それが、当社独自の革新的回路縮小技術、「Spinor®」です。

● ムーアの法則
LSIの微細化のムーアの法則は，多くの課題は在るものの暫くの間は続くと言われています。しかしLSIの微細化に対しての消費電力・高速化の改善率が鈍化する傾向がクローズアップされて来ました。
また次世代プロセス技術開発には，莫大な投資が必要な点と，プロセスの複雑化などにより，ゲート単価の削減が難しくなっているのが現状です。実際に、次世代プロセスから撤退するIDM（垂直統合型デバイスメーカ）も現われてきました。

● システムLSI開発の潮流
現在のシステムLSIは，1つのチップにより多くの機能を搭載しなくてはならず、またSoCやSiPから３次元実装へという流れもあることから，回路規模のみならず、製造コストも肥大化の一途を辿っています。
回路の小型化，低消費電力化，高速化は，市場の要求でありLSIベンダーはそれに応えなければなりません。しかし全ての機能を内製化した上で競争力を維持することは難しくなってきています。
優れたIPコアを提供できるIPコアベンダーに対する期待が，益々大きくなっています。

Spinor®は、マセマテック（株）の技術そのものであるため、残念ながらその詳細内容を明かすことは出来ませんので、Spinor®設計手順の概要のみを下図のようにご説明いたします。

Spinor®とは、論理合成や動作合成とはまったく異なる視点から、数学的な手続きによって回路設計を行う技術です。Spinor®設計手順は、まずデジタル回路仕様をSpinor®表現という数学的表現に変換します。これをSpinor®化を行うことにより、縮小可能な表現に変換します。ここからSpinor®抽出を行い、必要な部分のみを取り出します。これで回路仕様を満足しながら縮小された最適なRTL回路が出来上がります。

下図は、Spinor®設計により遅延が削減された例を示しています。しかも同時に回路規模も大幅に削減されています。

従来型のRTL設計では、遅延制限が6.0ns以下では合成出来なかったこと、また遅延制限を6.5nsとしても、合成後の回路規模が80K以上と大きかったことを示しています。それに対して、Spinor®設計では、遅延制限4.0nsでも合成出来、かつ回路規模も従来型設計に比べて半分以下になっています。この例では、お客様のご要求により、特に遅延の削減を目標としてSpinor®設計を行いました。このように、Spinor®は、従来の設計手法で開発された論理回路に存在する無駄な部分を省くことで、遅延の削減と同時に回路規模の縮小も実現させることが出来ます。（ただし、数値は一例ですので、全ての回路に対して同様の効果を保証するものではございません。）

下図は、Spinor®設計により回路規模が縮小された例を示しています。しかも同時にレイテンシも大幅に削減されています。

注）レイテンシは、理論限界１２８クロックを削除して表示しています。

従来型のRTL設計に比べて、Spinor®設計では回路規模が40%強削減されています。この例では、お客様のご要求により、特にレイテンシの大幅な削減を目標としてSpinor®設計を行いました。仮にレイテンシの許容値が多少大きい条件でSpinor®設計を行えば、さらに回路規模を縮小することが可能です。このように、Spinor®は、従来の設計手法で開発された論理回路に存在する無駄な部分を省くことで、回路規模の縮小と同時にレイテンシの削減も実現させることが出来ます。（ただし、数値は一例ですので、全ての回路に対して同様の効果を保証するものではございません。）

下図は、Spinor®設計により回路の消費電力が縮小された例を示しています。しかも同時に回路規模も削減されています。

従来型のRTL設計に比べて、Spinor®設計では消費電力が40%削減されています。この例では、お客様のご要求により、消費電力の大きいデジタル演算回路に特化して消費電力を削減することを目標としてSpinor®設計を行いましたので、元の回路の50%の部分には何ら手を付けていません。仮にその部分にもSpinor®設計を行えば、さらに消費電力と回路規模を縮小することが可能です。このように、Spinor®は、従来の設計手法で開発された論理回路に存在する無駄な部分を省くことで、消費電力の削減と同時に回路規模の縮小も実現させることが出来ます。（ただし、数値は一例ですので、全ての回路に対して同様の効果を保証するものではございません。）